Springer-Verlag New York Inc. Sivumäärä: 464 sivua Asu: Pehmeäkantinen kirja Painos: 3rd ed. 2012 Julkaisuvuosi: 2014, 13.04.2014 (lisätietoa) Kieli: Englanti
Based on the highly successful second edition, this extended edition of SystemVerilog for Verification: A Guide to Learning the Testbench Language Features teaches all verification features of the SystemVerilog language, providing hundreds of examples to clearly explain the concepts and basic fundamentals.
Tämän tuotteen tilaamme kustantajalta tai tukkurilta varastoomme. Saatavuusarvio on tuotekohtainen. Lähetämme toimitusvahvistuksen heti, kun tuote on toimitettu varastoltamme rahdinkuljettajalle. Arvioimme, että tuote lähetetään meiltä noin 5-6 viikossa